（入出力ピンの位置を指定、入出力バッファのスルーレート、IO入出力レベルの制約）

（クロック制約、IOのセットアップ時間、IIOのクロックからの出力時間の制約）

（受け渡すクロックの間の依存関係は無視するという制約）

（IOBDELAY制約）

（CLK_DV_FFとTO_CLK_DV_DATA間の制約を無視する制約、MAXDELAY制約）

（XilinxのFPGAのIOBにビルトインされているIOBの入力用FFを確実に使う方法）

（Constrains Editorの簡単な使用方法）

（出力のスルーレートと出力電流にも注意しましょう。違っていると出力遅延も違っています）

（データが有効な時間の制約）

(UCFを書くツールはいろいろある。Constraints Editor, PACE, Floorplanner, FPGA Editor などで書くことができる。Timing Analyzer もインスタンスを見るのに使用することができる)

（REFERENCE_PIN制約について調べてみた）

（PERIOD制約を入力クロックに対して書いておくと、派生したクロックもその倍率によって制約がかかるというのは知っていたのだが、それぞれのクロックを使ったFF同士のデータ間の制約について確認した）

OV9655 を使用したCMOSカメラ回路をインプリントしていると、タイミングエラーが出てしまった。VGA_Display_Controller用のクロックと DDR2 SDRAMコントローラのクロックにタイミング違反がある。それを解消するためにTIG制約を適用した。

MIGで生成したDDR2 SDRAMコントローラの制約ファイル（UCFファイル）を見ると知らなかった制約を使ったあったので、勉強してみることにする。制約ガイドを参照。

（前回、キャラクタ描画テスト回路のシミュレーションを行ったので、今度はインプリメントをしてみた。ツールが異なるクロック間のパスを解析しているので、TIG制約を付加して、フォールスパスを解析しないようにした）

（前回、配線がとんでもないことになっていたので、以前のDDR2 SDRAMバーストテスト回路の配線をUCFに吐き出して、キャラクタ描画テスト回路の制約ファイルにコピーすることにした）