FPGAのリセットについて
FPGAのリセット
（非同期リセットで行っていたFPGAのリセットについての説明)
FPGAの非同期リセットと同期リセットの比較
（
hypermacさんに教えていただいたXcellジャーナルの記事を見て、記事のHDLコードを非同期リセットの場合と同期リセットを使用した場合のLUTの占有率を比較した。その結果、同期リセットの方が有利そうだという結果になった）
FPGAの非同期リセットと同期リセットの比較（ダイナミック点灯回路）
FPGAの非同期リセットと同期リセットの比較（Verilog）
（VerilogのDDR-SDRAMコントローラで非同期リセットと同期リセットの比較をしようとしたら、同期リセットの記述をしても同期リセットにならなかった。プロジェクトを作り直したら問題解決）
FPGAの非同期リセットと同期リセットの比較（DDR-SDRAMコントローラ）
(問題が解決できたので、DDR-SDRAMコントローラで非同期リセットと同期リセットの比較をした。その結果、LUT占有率は同期リセットのほうが少なかった。動作周波数は引き分け）
FPGA同期リセット変更（PCI-Xテスト・モジュール）
（同期リセットのほうが有利という結果になったので、PCI-Xのテスト･モジュールも同期リセットに書き直そうと思ったが、FFがうまくIOBに入らなくなってしまったので失敗）
２つのクロックドメインがある時の同期リセットの入れ方
（今
作製しているキャラクタ生成コントローラは、65MHzと150MHzの2つのクロックドメインを持つ。ステートマシンやフリップフロップなどは、同期リ
セットを使用している。その場合に、リセットは1系統、例えば、スイッチからチャタリング除去回路（無い場合もあるけど）を通って、そのままFFなどのリ
セットに入れたのでは、本当はまずいのではないだろうか？）
