（前に作った基板の作成過程）

（Virtex2proのRocketIOやDDR SDRAMを使うと、電源が沢山必要になるという話題）

（見たマニュアルが古いためにあたふたしてしまった。教訓：日本語のマニュアルだけでは危ない。必ず英語版も見ること。）

（最近のお仕事は基板の回路図のネットリストを元に回路図の間違い探しという、面白くも無い大変なお仕事）

（基板やさんに、いろいろお願いしたこと）

（FPGAに水晶発信器からクロックを入力して、そのクロックをFPGAのほかのピンから出力してSDRAM４個とPowerPCにクロックを供給している。クロック周波数は133MHzだ）

（FPGAから外部デバイスへのクロックを接続するためのトポロジを図を描いて検討した。出力が１本にすると反射やドライブ能力の点でだめ。結局、PPC、SDRAM２こずつに分けた。皆様貴重なご意見ありがとうございます）

（伝送線路シミュレータの出力波形が乱れているので、どうしたものか悩んでいる）

（今度はSDRAMからの出力信号も信号の変化点で乱れるようになってしまった。基板を作るのも大変ですね）

（どうやら、SDRAMの根本かダンピング抵抗当たりでとなりのデータビットとショートしているようだ）

（送って調べてもらったところダンピング抵抗用の抵抗アレイで隣同士がショートしていた。半田付けの不良も注意しなければ、２０枚中２枚ショートしていた）

（うちのボードのリセット回路とFPGAのコンフィギュレーションの状況をブロック図を用いて詳述した）