Karuta

高位合成言語+ツールのKaruta を使ってみる1(Karuta をインストール)

高位合成言語+ツールのKaruta を使ってみようと思う。
高位合成言語+ツールの Karuta を使ってみる2(Verilog ファイルを生成)
前回は、Karuta をインストールして、”FPGA向け論理回路設計のためのプログラミング言語処理系 Karuta の紹介”からサンプルコードを動作させてみた。今回は、そのサンプルコードをコンパイルして、Verilog ファイルを生成してみよう。
高位合成言語+ツールの Karuta を使ってみる3(生成されたVerilog ファイルをシミュレーション)
前回は、Karuta でサンプルコードをコンパイルして、Verilog ファイルを生成した。今回は、Karuta で生成したVerilog ファイルをシミュレーションしてみよう。
高位合成言語+ツールの Karuta を使ってみる4(AXIインターフェースのサンプル1)
前回は、Karuta で生成したVerilog ファイルをシミュレーションして、動作するのに 20 クロックかかるのが分かった。今回は、AXIインターフェースのサンプルをやってみよう。
inserted by FC2 system