（イー エスピー企画が出している画像ベースボード、デジタルCMOSカメラ、208ピンSpartan3E XC3S500＋2M高速SRAM基板を使って、カメラで撮影した画像を白黒でディスプレイに出力する回路を作ることにした。CMOSカメラから出てきた YUV422フォーマットの画像データをY成分８ビットのみ抽出して、ディスプレイに表示する）

（CMOS カメラの確認だが、基板は画像ベースボード（回路図の一部）とXC3S500E-VQ208（208 ピン）＋ 2Mバイト高速SRAM 基板とシキノハイテックのCMOSカメラKBCR-M03VG。このCMOSカメラはCMOSイメージセンサにOmniVision社のOV7640を使 用している。タイミングチャートを書いてタイミングを説明）

（VGAタイミング、トップモジュールのCamDispCntrl_SRAMの全体のブロック図を書いた）

（SRAMの容量、クロックのブロック図について書いた）

（CMOS カメラ・ディスプレイ・インターフェース回路（こう呼ぶことにします）のVHDLをいま一生懸命？書いているところです。現在のモジュール構成は、 CamDispCntrl_SRAM.vhd（これがトップです）、DCM_module_24MHz.vhd、synchronizer.vhd、 Camera_Controller.vhd、VGA_Display_Controller.vhd、SRAM_Controller.vhd、そして パッケージとしてdisp_timing_pack.vhdです。）

（CMOS カメラ・ディスプレイ・インターフェース回路のVHDLソース全体が出来上がったので、ModelSim XE3 Starterで一度コンパイルして文法エラーを訂正することにした。unsigned からstd_logic_vector への方変換の方法）

（ModelSimの文法エラーチェックが終わったので、ISE11.3でインプリメントをしてみることにした。ERROR:Place:1012 が起こった）

（イ ンプリメントしてみたらとりあえず大丈夫そうだったので、シミュレーションをしてみることにした。シミュレーションをするには、CMOSカメラとSRAM の簡単なモデルを作る必要がある。そこで2つのモデルを適当に頑張りながら作った。そしてテストベンチも出来たので、昨日からModelSimでテストし ている。）

（CMOSカメラ・ディスプレイ表示回路もだいぶシミュレーションが進んできた。今日は、モデルがどのように書いてあるかを書こうと思う。）

（”CMOSカメラから画像を入力してディスプレイへ出力９（モデルの説明）”でモデルのVHDLソースを掲載したが、シミュレーション波形を載せておくことにする。CMOSカメラのVSYNCが１になったすぐ後のHREFが1の時、（スタート時）の波形の説明）

（CamDispCntrl_SRAM.vhd の内部タイミングを忘れないように書いておく。synchronizer.vhd のソース。CamDispCntrl_SRAM.vhd のソース。35ms シミュレーションして全体を表示）

（前回でシミュレーションが大体終わったので、ISE11.3でインプリメントして、ボードにコンフィグして確かめてみた。そうしら、みごとにCMOSカメラの映像信号が出ない。いろいろトラブルシュートをしてみたが、とりあえず解決しない）

（CMOSカメラからHREF、VSYNCが出てこないので、RESETをアクティブハイにしてみることにした）

（CMOSカメラのRESETはアクティブハイのようなので、CMOSカメラのRESETを０固定にしてみた。そうすると、CMOSカメラから出力が出てきた。うれしかった！でも、まだ、ディスプレイ出力画像がおかしい）

（VGAのアドレスカウンタのバグを発見。これを修正後、画像が見えたが、なんかノイジーだ。ちょっと割り切れないところがあるが、一応完成！！！（初めから画像は白黒の予定です））

（”CMOSカメラから画像を入力してディスプレイへ出力１５（できた！！！）”でCMOSカメラ・ディスプレイ回路が出来たので、ソースを公開します。）

（CMOSカメラからの映像をディスプレイに映すことができたので、今度はそのデータを使って、ハードウェアでエッジの検出をしてみようと思う。）

（CMOSカメラからの画像データからエッジを検出してみようということになったので、方式を検討した。ブロック図あり）

（”画像のエッジ検出２（方式の検討）”で縦横斜めのエッジを検出する予定だったのですが、思ったより手間取るようなので、shirouさんにコメントで教えていただいた横方向のエッジ検出だけを行ってみることにした。）

（エッジ検出のVHDLソースを作りながら、前のVHDLソースをシミュレーションしていたら、波形が出なくなってしまった。ダウンロードファイルを作り直して再度アップした。ファイル名はCamDispCntrl_SRAMp091101.ZIPとした。）

（”画像のエッジ検出（横方向のみ）１”で作ったコードをインプリメントして実機で確かめてみた。スレッショルドを変えて確かめてみた）

（縦横斜めエッジ検出のVHDLソースが出来上がったので、シミュレーションをしてみた）

（”画像のエッジ検出３（シミュレーション）”でシミュレーションが終了したので、実機で試してみた。うまく行った）

（”画像のエッジ検出４（実機でテスト）”の最後に書いた2X2の画素の演算でやってみた。

-------

| -1| -1|

-------
| -1|　3|
-------
上の演算でやってみるために、VHDLコードを書きなおした。後にうまく行った）

（3X3の画素の演算でエッジを検出する場合の方式の検討をした）

（3X3演算のVHDLコードは昨日できたんだけど、もう朝食の時間になってしまったので、シミュレーションができなかった。今日はシミュレーションの結果を書いておこうと思う）

（3X3演算のラプラシアン・フィルタをインプリメントして、ダウンロードして確かめてみた。大体、エッジを表示することができた）

（ラ プラシアン・フィルタはできたので、SobelフィルタやPrewittフィルタをやってみることにした。その際に、constant 値を変更することで、いろいろなフィルタになるように出来ないかということで、汎用の3x3演算回路を作ってみることにした。ラプラシアン・フィルタは問 題ないが、SobelフィルタやPrewittフィルタは飽和してしまった）

（YUV-RGB変換してカラーにしてみようと思う。YUV-RGB変換式の検討）

（方式は決まったので、画像ボードとタイミングの検討をしよう。

画 像ボードは”DWM誌の2007年8月号と2007年10月号の基板でカメラの画像を表示”のボードではSRAMの帯域が足りない。10nsの非同期 SRAMを10nsサイクルで使いたくないので、SRAMだったら倍のデータバス幅が欲しい。そこで、同じESP企画の画像ベースボード （Spartan3E XC3S1200＋4M高速SRAM）【CQBB-IMG】とデジタルCMOSカメラ【KBCR-M04VG】の組み合わせで行くことにした）

（” YUV-RGB変換２（画像ボードやタイミングの検討）”でタイミングを検討したが、どうやら、KBCR-M04VG（内蔵CMOS撮像素子、 OV7725）は前のKBCR-M03VG（内蔵CMOS撮像素子、OV7640）と違っているようだ。リセットは逆で０でリセットのようだし、デフォル トではYUYVとデータが出てくるようだ。KBCR-M04VGの全体のフレームのタイミングを下に示す）

（YUV-RGB回路のコーディングが終了したのでシミュレーションをしてみた。

まずはストラテジーを説明すると、下のタイミングチャートを見るとわかる通りに、SRAMの帯域はYに対してUVは1/2を割り当ててある。つまりSRAMにWriteする部分ではYUV422をそのままWriteする）

（前 回、シミュレーションが終了したので、インプリメントするためにUCFに２つ目のSRAMのIOパッドを加えてインプリメントした。何回かやって成功し た。次は基板にコンフィグして動作するかどうか確かめる。うまく行けばYUV-RGB変換したあとのカラーの画像が見れるはず。。。だが、見られない。原 因を追求するとCMOSカメラに入ったクロックはPCLKに出てくる時に２倍になっているようだ）

25MHz のクロックを半分にして、12.5MHzをCMOSカメラに供給するために、DCM_module_25MHz.vhd のDCM1/2の分周比を2から4に変更した。つまり50MHzの2分周を4分周の12.5MHzに変更した。このクロックをコネクタに出力して、オシロ で見てみた。カラー画像が出ました。やった～！）

（前回、カラー画像が出て大丈夫と思ったのだが、エッジの部分が飽和して、真っ白になることが判明した）

（SCCB (Serial Camera Control Bus) のインターフェース回路を実装することにした。タイミングチャートを書いて検討した）

（”SCCBインタフェース回路の実装１（タイミングチャート）”でタイミングチャートを作成した。今度は回路構成を考えてブロック図を書いてみることにした）

（”SCCBインタフェース回路の実装２（ブロック図の作成）”で書いたブロック図を元にVHDLでコーディングをした）

（”SCCBインタフェース回路の実装３（シミュレーション）”でシミュレーションが大丈夫そうだったので、インプリメントして試してみた。SCCBレジスタにうまく書き込めたようだ。やった～！！！）

（SCCBインターフェース回路が完成した。VHDLソースを全部公開するか、説明を書きながら一部分公開するかで迷ったが、説明を書きながら一部分公開しようと思う。最上位のトップ階層のSCCB_Reg_Controller.vhd を説明する）

（freqdiv.vhd は25MHzから200KHzに分周する回路だ。SCCB_reg_values_ROM.vhd だ）

（今 度はOne_Transaction_SCCB.vhdを説明する。これは、SCCB_Reg_Controller.vhd から渡されたアドレス(SCCB_address)とデータ(SCCB_data)を使って、渡されたアドレスのSCCBレジスタにデータを書き込むモ ジュールだ）

（ESP 企画の旧パージョンボード（画像ベースボード、デジタルCMOSカメラ、208ピンSpartan3E XC3S500＋2M高速SRAM基板）を使って、画像を出力していると、時々下の画像のようにちらちらしておかしくなる。PCLKは下の図のように DCMを通しているが、PCLKを直接クロックとして使用することにしたところ、直った）

RGBで表されたピクセルをADV7511に表示させるためにはYCｂCrに返還する必要がある。その変換回路を実現するためにRGB-YCbCr変換回路を設計することにした。先ずは変換式を検討してみた。

前 回は変換式をVerilog HDLで記述できる形に変換した。今回は、実際にVerilog-HDLでRGB－YCbCr変換を記述した。RGB－YCbCr変換を行う conv_rgb2ycbcr.v 、conv_rgb2ycbcr.v をテストするテストベンチファイルconb_rgb2ycbcr.v を示した。

RGB―YCｂCr変換で最後に値を切り捨てるか、０捨１入するかの違いを検討した。

画像のフレームバッファにシングルバッファを使う際の問題点と解決方法

画像のフレームバッファにトリプルバッファリングを使用した際のライフサイクルについてシミュレーションを行った。