SsegDisp.RTL Architecture Reference

Ssegdispのアーキテクチャの定義 [詳細]

SsegDisp.RTLに対する継承グラフ

Inheritance graph
[凡例]
SsegDisp.RTLのコラボレーション図

Collaboration graph
[凡例]

すべてのメンバ一覧


Processes

TWO_BITS_BINARY_COUNTER  ( reset , clk )
DYNA_DISP_MUX  ( ledno , binary0 , binary1 , binary2 , binary3 , dot , led_enable )

Signals

ledno  std_logic_vector ( 5 downto 0 )
 LED番号
lighting_ena  std_logic
 表示イネーブル
decout  std_logic_vector ( 6 downto 0 )
 7セグLEDデコード出力
binary  std_logic_vector ( 3 downto 0 )
 binary
logic1  std_logic
 logic1
led_ena  std_logic
 LED enable
nLEDOE  std_logic_vector ( 3 downto 0 )
 7セグLEDのイネーブル
nLEDDB  std_logic_vector ( 6 downto 0 )
 7セグLEDのデコードデータ
logic0  std_logic
 logic0

Components

B27segDec  Entity <B27segDec>
 B27segDec (7 segment LED Decoder)
FreqDiv  Entity <FreqDiv>
 FreqDiv, 周波数分周回路


説明

Ssegdispのアーキテクチャの定義

Ssegdisp

ssegdisp.vhd45 行で定義されています。


関数

[Process]
TWO_BITS_BINARY_COUNTER ( reset ,
clk )

2ビット・バイナリカウンタ

ssegdisp.vhd86 行で定義されています。

00086     TWO_BITS_BINARY_COUNTER : process(reset, clk) begin
00087         if reset='1' then
00088             ledno <= (others => '0');
00089         elsif clk'event and clk='1' then
00090             if lighting_ena = '1' then
00091                 if ledno=('0'&sw)+3 then
00092                     ledno <= (others => '0');
00093                 else
00094                     ledno <= ledno + 1;
00095                 end if;
00096             end if;
00097         end if;
00098     end process TWO_BITS_BINARY_COUNTER;

[Process]
DYNA_DISP_MUX ( ledno ,
binary0 ,
binary1 ,
binary2 ,
binary3 ,
dot ,
led_enable )

ダイナミック点灯用マルチプレクサ

ssegdisp.vhd116 行で定義されています。

00116     DYNA_DISP_MUX : process(ledno, binary0, binary1, binary2, binary3, dot, led_enable) begin
00117         case ledno is
00118         when "000000" =>
00119             binary <= binary0;
00120             led_ena <= led_enable(0);
00121             DP_n <= not dot(0);
00122         when "000001" =>
00123             binary <= binary1;
00124             led_ena <= led_enable(1);
00125             DP_n <= not dot(1);
00126         when "000010" =>
00127             binary <= binary2;
00128             led_ena <= led_enable(2);
00129             DP_n <= not dot(2);
00130         when "000011" =>
00131             binary <= binary3;
00132             led_ena <= led_enable(3);
00133             DP_n <= not dot(3);
00134         when others =>
00135             binary <= binary3;
00136             led_ena <= logic0;
00137             DP_n <= logic0;
00138         end case;
00139     end process DYNA_DISP_MUX;


変数

FreqDivi FreqDiv [Port Map]

LEDリフレッシュ周波数分周器

ssegdisp.vhd107 行で定義されています。

B27segDeci B27segDec [Port Map]

7セグメントLEDデコーダ

ssegdisp.vhd142 行で定義されています。


このクラスの説明は次のファイルから生成されました:

dynadisp_testに対してFri Mar 14 12:15:04 2008に生成されました。  doxygen 1.5.5
inserted by FC2 system