今、Zynq勉強会をやっている。その勉強会用にAXI4バスの演習資料を作成しようとしてい る。ブログに書きながら作っていこうと思う。１．AXI4 Lite Slave の演習、２．AXI4 Master Read の演習　（構想を練った）

ZedBoard用のAXI4 Lite Slave の演習資料を作っている。
AXI4 Lite Slave の演習は、実習したZynq用ツールのチュートリアル1,2,3を元に、ZedBoardのLED8個を+1する AXI4 Lite Slave IPを追加する。（概要の説明）

・実習回路の説明（図あり）
・AXI4 Lite Slaveレジスタ仕様
・演習

ZedBoard AXI4 Lite Slave 演習の回路 led8_axi_lite_slave.v を作り、テストベンチ (led8_axi_lite_slave_tb.v) を作った。更に、AXI4 Master BFMのラッパーとして、AXI4 Lite Master BFM を作製した。
Project Navigator のプロジェクトを作製して、シミュレーションを行った。（Verilog HDL版）

AXI4 Lite Slave カスタムIPとして、設定ファイルを書いて、XPSプロジェクトにAdd IPし、Project Navigator に戻ってインプリメントを行った。

ハードウェアをSDKにエクスポートして、SDKを立ちあげソフトウェアを作製した。そして、 ZedBoardにビットストリームをダウンロードし、ソフトウェアを実行して実行した。成功した。

Verilog HDL と UCF ソースをブログに貼っておく。

MPDファイルとPAOファイルを貼っておく。MUIファイルはテンプレートのまま使用してい る。

Cソース・ファイルを貼っておく (led8_axi_lite_slave.c)。

前回までの AXI4 Lite Slave カスタムIPは、Verilog HDLで書かれていたので、VHDL版を用意する必要がある。今度は、VHDL版を作製しシミュレーションを行った。

”ZedBoard AXI4 Lite Slave 演習１”の続き。AXI4 Lite Slave カスタムIPの作り方の演習資料です。
2.2　実習回路カスタムIP　led8_axi_lite_slave_v1_00_a の追加
3. 単体シミュレーション

4. XPSプロジェクトにAXI4 Lite SlaveカスタムIPコアを追加

5. Project Navigatorで論理合成、インプリメント、ビットストリーム生成
6.　SDK

7. 実機でテスト

以前、”Zynq勉強会　7番目の資料”7 AXI4 バス説明、AXI4バスを使用したカスタムIPの作成方法”を公開”で、Zynq勉強会のAXIバス資料を公開したが、一旦、削除した。今回もう一度、AXIバス資料を公 開することにした。