アサーション事始め
PS/2キーボードインターフェース用テストベンチ（procedure使用）のアサーションのようなもの
PS/2キーボードインターフェース用テストベンチ（task使用）のアサーション
（Verilog2001を使用して前のVHDLと同様にアサーションを組み込んでみた。Veritakでの動作例を示した）
PS/2キーボードインターフェース用テストベンチ（task使用）のアサーション($timeformat)
（たっくさんに $timeformat を教えてもらったので、エラーの発生した時刻を表示できるようにした。同様にVeritakでの動作例を示した）
OVL（Open Verification Library）を試してみる１
（”OVL（Open Verification Library）フリーな検証ライブラリの話題”を見ながら、OVLを試してみようと思う。OVLはVerilogやVHDLでアサーションを利用できるライブラリだ。アインさんの例をシミュレーションしてみた）
OVL（Open Verification Library）を試してみる２（Veritakを使用する）
（前回はModelSimでOVLを使用したが、今度はVeritakでもOVLを使えるかどうかを試してみた。最初は出来なかったが、たっくさんに修正していただいて、シミュレーションができるようになった）
OVL（Open Verification Library）を試してみる３（アサーションの説明)
（アサーションの説明を試みた）
OVL（Open Verification Library）を試してみる４（OVL_range）
（OVL V1のassert_rangeをOVL V2のovl_range に書き換えた）
OVL（Open Verification Library）を試してみる５(ovl_next, ovl_frame その１)
（今回は、ovl_nextとovl_frameを試してみることにした）
OVL（Open Verification Library）を試してみる６(ovl_next, ovl_frame その２)
（実際の例を作成して、ovl_nextとovl_frameを試してみた。fire信号が便利だったが、ovl_frameに実装されていないのは残念）
OVL（Open Verification Library）を試してみる７(OVLチェッカの概要）
（各OVLチェッカの概要を下に示す。以下の項目は、Verilog-95やVHDLで使用可能なOVLを示している。VHDL用のOVLが無い場合は、（VHDLは無し）と表示されている）
VHDLでOVLアサーションを使用する１（ライブラリのコンパイル）
（今
までのVerilogのOVLアサーションでは、OVL_V2をコンパイルしていたが、ライブラリ化するとコンパイルは必要無くなる。VHDLのOVLア
サーションでは、VHDLのOVLアサーション(ovl_***.vhd)やVerilogのOVLアサーション(ovl_***.v)をコンパイルして
ライブラリ化する）
VHDLでOVLアサーションを使用する２（VHDLライブラリを使用）
（今
回は、req_sm.vhd, ack_sm.vhd, tb_req_ack.vhd,
ついでにパッケージのproj_pkg.vhd（これは、マニュアルを引用した）を作って、ModelSim Altera Starter
Editon 6.5b
のプロジェクトを作り、”VHDLでOVLアサーションを使用する１（ライブラリのコンパイル）”で作ったライブラリをModelSimのプロジェクトに
インポートする。そうしてからVHDLファイルをコンパイルし、シミュレーションを行う）
VHDLでOVLアサーションを使用する３（VHDLからVerilog OVLを使用する）
（度
はVerilogのOVLを使用して、VHDLソースにOVLアサーションを挿入しようと思う。前回のOVLアサーションはovl_nextだけだった
が、Verilog OVLにしかないovl_frameを使用する。VHDLとVerilogを混在でシミュレーションできるシミュレーターが必要）
Spartan-3A Starter KitでCMOSカメラ・ディスプレイ回路でのOVLアサーション１
”Spartan-3A Starter KitでCMOSカメラ・ディスプレイ回路６（シミュレーション２）”でVerilogで書いたアサーションをOVLに書きなおしてみたいという希望を書いたが、実際にOVLアサーションに書きなおしてみることにした。
ArbiterのアサーションをOVLに変更
以前に”Spartan-3A Starter KitでCMOSカメラ・ディスプレイ回路６（シミュレーション２）”で書いたArbiterのVerilogアサーションをOVLにしてみた。ovl_neverとovl_alwaysを使用した。
ISimでOVL V2.6を使用したシミュレーション（OVLライブラリのコンパイルと登録）
AXI4
バスのBFMにデータ転送時にランダムなWaitを挟む機能を追加した。これをループさせてバグを検出したいのだが、シミュレーション波形を目で見ている
と、とっても大変なので、OVL(Open Verification Language? Open Verification
Library?)を使用して動作をチェックすることにした。
